Filter Design HDL Coder 2.6

产品说明

• 介绍和主要功能
• 原型开发分布式应用程序
• 原型开发并行应用程序
• 生成用于定点滤波器的 HDL
• 定制 VHDL 和 Verilog 代码
• 测试和合成生成的 HDL 代码

测试和合成生成的 HDL 代码

您可以使用自动生成的 VHDL 和 Verilog 测试基准模拟和测试生成的 HDL 代码。使用 Link for ModelSim 或 Link for Cadence® Incisive® 软件（两者均单独提供）可以为余弦生成 MATLAB 脚本。此脚本会自动计算滤波器设计和生成代码的直接余弦，使依照原滤波器设计进行对比和验证所生成 HDL 代码的任务简化。此选项让您能够利用 MATLAB 的高级分析和可视化功能测试、调试和验证滤波器设计的 HDL 实现。

架构优化

在量化滤波器后，您可以使用这些对话框调用"滤波器设计 HDL 编码器"并为滤波器应用程序配置优化、内容、样式和测试基准选项。支持的优化包括：

• 标准符号数位码（Canonical signed digit，CSD），用于优化滤波器中的系数乘法运算，以减少所用的面积和维持或增强时钟速度
• 速度与面积折衷（Speed vs. area tradeoff），有于探测用于芯片面积和电路操作频率之间折衷的硬件架构
• 分布式算术（Distributed arithmetic，DA），用于通过 DA 架构实现 FIR 滤波器，而不使用乘法器

另外，"滤波器设计 HDL 编码器"会生成可以加速合成工作流程的合成脚本。

第 15 级 Butterworth 滤波器和 ModelSim 模拟结果和滤波器设计工具箱的原滤波器规范结果。自动生成的 ModelSim 测试基准会简化和加快"滤波器设计 HDL 编码器"所生成 VHDL 和 Verilog 代码的验证。单击图像查看放大的视图。