HDL Coder

主要特性

  • 独立于目标的、可综合的 VHDL 和 Verilog 代码
  • 代码生成支持MATLAB 函数、系统对象以及 Simulink 模块
  • 使用 Stateflow 实施 Mealy 和 Moore 有限状态机以及控制逻辑
  • 用于 Xilinx 和 Altera 应用程序面板编程的 Workflow Advisor
  • 资源共享和重定时,用以平衡面积速度
  • 符合 DO-254 的代码到模型和模型到代码可追溯性
  • 旧有代码集成
Generating HDL code from MATLAB or Simulink with HDL Coder.
使用 HDL Coder 从 MATLAB 或 Simulink 生成 HDL 代码。您可以使用 MATLAB 函数、Simulink 模型或将两者结合使用来生成可综合的 VHDL 和 Verilog 代码。
下一页: 生成 HDL 代码

试用 HDL Coder

获取试用版软件

运用MATLAB和Simulink加快FPGA设计和速度以及面积优化

观看网上技术交流会录像