HDL Coder

生成 HDL 代码

使用 HDL Coder,只需几个步骤便可为 FPGA 和 ASIC 实施生成可综合的 HDL 代码:

  • MATLAB 代码、Simulink 模块和 Stateflow 图组合使用,进行设计建模。
  • 优化模型以满足面积速度设计目标。
  • 使用为 MATLAB 和 Simulink 集成的 HDL Workflow Advisor 生成 HDL 代码。
  • 使用 HDL Verifier™ 验证生成的代码。

通过 MATLAB 生成 HDL 代码

HDL Coder 中的 HDL Workflow Advisor 会自动将 MATLAB 代码从浮点转换为定点,并生成可综合的 VHDL 和 Verilog 代码。该功能在提供生成 HDL 代码并针对硬件实施而优化的选项的同时,可以让您在较高的级别上使用抽象的 MATLAB 构造和系统对象对算法建模。HDL Coder 提供了一系列使用 MATLAB 编写的现成逻辑元素,如计数器和计时器。

通过 Simulink 生成 HDL 代码

HDL Workflow Advisor 通过 Simulink 和 Stateflow 生成 VHDL 和 Verilog 代码。您可以借助 Simulink
内含的超过 200 个模块(包括 Stateflow 图)的库对算法进行建模。该库提供了复杂的函数,如 Viterbi 解码器、FFT、CIC 滤波器和 FIR 滤波器,可用于信号处理和通信系统建模以及生成 HDL 代码。

HDL Coder Workflow Advisor for Simulink.
适用于 Simulink 的 HDL Coder Workflow Advisor。通过直接连接到 Xilinx ISE 和 Altera Quartus II,可以生成 HDL 代码以对 Xilinx 和 Altera FPGA 进行编程。
下一页: 优化 HDL 代码

试用 HDL Coder

获取试用版软件

运用MATLAB和Simulink加快FPGA设计和速度以及面积优化

观看网上技术交流会录像