HDL Coder

验证 HDL 代码

HDL Coder 可以生成 VHDL 和 Verilog 测试工作台以快速验证生成的 HDL 代码。您可以使用各种选项自定义 HDL 测试工作台,测试HDL 代码。您还可以生成脚本文件,在 HDL 仿真器中自动处理代码编译和仿真。

HDL Coder 与 HDL Verifier 配套使用,可以自动生成两类协同仿真模型:

  • HDL 协同仿真模型,用于使用 Simulink 和 HDL 仿真器(如 Cadence Incisive 或 Mentor Graphics ModelSim 和 Questa)执行 HDL 协同仿真
  • FPGA 在环 (FIL) 协同仿真模型,用于使用 Simulink 和 FPGA 板验证设计
Automatically generated FGPA-in-the-loop (FIL) model for video sharpening.
自动生成 FPGA 在环 (FIL) 模型,用于视频锐化。FIL 仿真可以在硬件上高效地执行设计空间探查。
下一页: 记录和追踪 HDL 代码

试用 HDL Coder

获取试用版软件

运用MATLAB和Simulink加快FPGA设计和速度以及面积优化

观看网上技术交流会录像