Simulink Verification and Validation

分析模型覆盖率

Simulink Verification and Validation 可生成模型覆盖率报告以提示设计中未测试的元素,如逻辑条件、转换、查找表插值区间和子系统。这些报告以 HTML 文档发布,使用行业标准指标表示结构化覆盖率。还会显示关于模型的覆盖率信息,从而让您能够遍历模型,找到未覆盖的部分,并导航到相关需求。然后您可以决定是否需要修改需求、测试用例或设计以满足覆盖率目标。

Model coverage report for a group of test cases run in simulation.
仿真环境下一组测试用例的模型覆盖率报告。

Simulink Verification and Validation 可提供八种模型覆盖率分析指标:

圈复杂度测量模型的结构复杂度,接近于模型所生成代码的 McCabe 复杂度。

决策覆盖率检查模型中表示决策点的项,如 Simulink Switch 模块和 Stateflow 状态。

条件覆盖率检查输出其输入的逻辑组合的模块,如逻辑模块和 Stateflow 转移。

修改的条件/决策覆盖率 (MC/DC)分析 RTCA DO-178B 中所定义的对安全性起重要作用的软件,并确定逻辑输入是否单独改变输出。

查找表覆盖率 (LUT) 记录每个插值区间的使用频率。(如果一个测试用例执行每个插值和外推区间至少一次,那么它达到完全覆盖。)

信号范围覆盖率表示仿真中由每个输出模块对所有 Stateflow 数据对象生成的最小和最大值。

信号大小覆盖率记录对模型中所有可变大小信号的最小、最大和分配步长。报告中只包含具有可变大小输出信号的模块。

Simulink Design Verifier 覆盖率记录 Simulink Design Verifier 模块和功能的模型覆盖率数据。

试用 Simulink Verification and Validation

获取试用版软件

Best Practices for DO-178 Compliant Software using Model-Based Design

观看网上技术交流会录像